|
===================================== 〔語彙分解〕的な部分一致の検索結果は以下の通りです。 ・ 強 ： [きょう] 1. (n-suf) a little over 2. a little more than ・ 誘電 ： [ゆうでん] (n) dielectric ・ 誘電体 ： [ゆうでんたい] (n) dielectric 強誘電体メモリ(きょうゆうでんたいめもり・)とは、FeRAMとも呼ばれる、強誘電体のヒステリシス(履歴効果)に因る正負の残留分極(自発分極)をデータの1と0に対応させた不揮発性メモリのことである。なお、FRAMは同種のRAMのラムトロン・インターナショナル(【現】サイプレス・セミコンダクター)による商標で、国内では富士通が同社とのライセンスによりFRAMの名称を使用している。 強誘電体膜の分極反転時間は1ns以下であり、FeRAMはDRAM並みの高速動作が期待される。 ==構造と動作原理== FeRAMのセルにはキャパシターが用いられており、この意味においては、DRAMと基本的に類似したセルである。しかし、このキャパシターの極板間の材料には強誘電体が用いられているという点で、FeRAMはDRAMとは大きく異なる。 メモリセル〔データの最小単位である1bitを保持するために必要な回路〕構成としては、FeRAMには大きく分けて2種類が提案されている。具体的には、強誘電体キャパシター(C)とメモリセル〔選択用のMOSFET(T)を組み合わせる1T1C型(キャパシター型)とこれをベースにして、2つのキャパシターを逆向きに分極させることでデータの信頼性を高めている2T2C型である。なお、1T1C型はDRAMと同じメモリセル〔構成でもある。 更に、この他に、ゲート絶縁膜が強誘電体から成るMFS-FET又はMFMIS-FETを用いる1T型(トランジスター型)が存在し、これは特にFFRAMと呼ばれて区別されている。 FeRAMでは、FETをオンさせただけではビット線にはデータは出力されない。何故ならば、セルであるキャパシターに電圧が印加されない状態では、セルに記憶されているデータが1であるか0であるかは強誘電体膜中に保存されているので、それを読み出すにはソースプレートを駆動してキャパシターに電圧を印加して強誘電体膜中の分極を外部に電荷量として読み出さなければならないからである。(これは読み出しに静電容量が極めて大きいセルキャパシターを駆動する時間を必要とすることも意味する。)従って、FeRAMにおいては、ワード線とビット線以外にも、ソースプレートの駆動線と特定のセルのそれを駆動するためのデコーダー回路が必要となる。 これに因って、FeRAMではセルの微細化やアクセス速度の高速化においては、困難が伴う。これらの欠点を克服すべく、東芝が、ChainFeRAMと呼ばれる、新しいメモリセル〔構造のFeRAMを2001年に発表している。なお、ChainFeRAMは東芝の商標である。 抄文引用元・出典: フリー百科事典『 ウィキペディア（Wikipedia）』 ■ウィキペディアで「強誘電体メモリ(きょうゆうでんたいめもり・)とは、FeRAMとも呼ばれる、強誘電体のヒステリシス(履歴効果)に因る正負の残留分極(自発分極)をデータの1と0に対応させた不揮発性メモリのことである。なお、FRAMは同種のRAMのラムトロン・インターナショナル(【現】サイプレス・セミコンダクター)による商標で、国内では富士通が同社とのライセンスによりFRAMの名称を使用している。強誘電体膜の分極反転時間は1ns以下であり、FeRAMはDRAM並みの高速動作が期待される。==構造と動作原理==FeRAMのセルにはキャパシターが用いられており、この意味においては、DRAMと基本的に類似したセルである。しかし、このキャパシターの極板間の材料には強誘電体が用いられているという点で、FeRAMはDRAMとは大きく異なる。メモリセルデータの最小単位である1bitを保持するために必要な回路構成としては、FeRAMには大きく分けて2種類が提案されている。具体的には、強誘電体キャパシター(C)とメモリセル選択用のMOSFET(T)を組み合わせる1T1C型(キャパシター型)とこれをベースにして、2つのキャパシターを逆向きに分極させることでデータの信頼性を高めている2T2C型である。なお、1T1C型はDRAMと同じメモリセル構成でもある。更に、この他に、ゲート絶縁膜が強誘電体から成るMFS-FET又はMFMIS-FETを用いる1T型(トランジスター型)が存在し、これは特にFFRAMと呼ばれて区別されている。FeRAMでは、FETをオンさせただけではビット線にはデータは出力されない。何故ならば、セルであるキャパシターに電圧が印加されない状態では、セルに記憶されているデータが1であるか0であるかは強誘電体膜中に保存されているので、それを読み出すにはソースプレートを駆動してキャパシターに電圧を印加して強誘電体膜中の分極を外部に電荷量として読み出さなければならないからである。(これは読み出しに静電容量が極めて大きいセルキャパシターを駆動する時間を必要とすることも意味する。)従って、FeRAMにおいては、ワード線とビット線以外にも、ソースプレートの駆動線と特定のセルのそれを駆動するためのデコーダー回路が必要となる。これに因って、FeRAMではセルの微細化やアクセス速度の高速化においては、困難が伴う。これらの欠点を克服すべく、東芝が、ChainFeRAMと呼ばれる、新しいメモリセル構造のFeRAMを2001年に発表している。なお、ChainFeRAMは東芝の商標である。」の詳細全文を読む スポンサード リンク
|