|
===================================== 〔語彙分解〕的な部分一致の検索結果は以下の通りです。 ・ 一 ： [いち] 1. (num) one ・ 一方 ： [いっぽう] 1. (conj,n-adv,n) (1) on the other hand 2. one side 3. one way 4. one direction 5. one party 6. the other party 7. (2) meanwhile 8. (3) only 9. simple 10. in turn ・ 方 ： [ほう] 1. (n-adv,n) side 2. direction 3. way ・ 方向 ： [ほうこう] 【名詞】 1. direction 2. course 3. way ・ 誤 ： [ご] (n,pref) mis- ・ 誤り ： [あやまり] 【名詞】 1. error 2. mistake 3. slip 4. bug ・ 訂正 ： [ていせい] 1. (n,vs) correction 2. revision ・ 正 ： [ただし, せい, しょう] 【名詞】 1. (logical) true 2. regular 前方誤り訂正（ぜんぽうあやまりていせい、）は、データ転送における誤り制御システムの一種。メッセージ送信者がメッセージに冗長性を付与することで、追加情報を送信者に要求することなく、受信者が誤りを（ある時間以内に）検出し訂正することを可能にする。一方向誤り訂正とも。前方誤り訂正の利点は、データの再送を防ぐことで高スループットを平均的に達成する点である。このため、再送がコスト高になる場合や不可能な場合に適用される。 FEC機器はアナログ信号の受信機に近い位置に設置され、受信側のデジタル信号処理の最初の段階で行われる。つまり、FEC回路はアナログ-デジタル変換回路の一部として組み込まれていることが多い。FEC符号器の多くはビットエラーレート信号も生成でき、アナログ受信電子回路のチューニングのためのフィードバックとして使われる。ビタビアルゴリズムなどのFECアルゴリズムの多くは、入力として（擬似）アナログデータをとり、出力としてデジタルデータを生成する。 訂正可能な誤りの程度は、符号の設計段階で決定される。そのため、個々の前方誤り訂正符号にはそれぞれに適した利用条件がある。 == 動作原理 == FEC は、転送すべき情報に予め設定されたアルゴリズムに従って冗長性を付与することでなされる。それぞれの冗長ビットは常に、多数の本来の情報ビット群を引数とする複雑な関数となっている。本来の情報が符号化された出力にそのまま含まれるかどうかは方式による。変更されていない入力が出力符号に含まれる場合を系統的(systematic)、そうでない場合を 非系統的(nonsystematic) と称する。 非常に単純な例として、3ビットぶんの信号で1ビットのデータを転送する方式がある。3ビットがほぼゼロであれば、転送ビットはゼロの可能性が高く、3ビットが全て 1 なら、転送ビットは 1 の可能性が高い。最も単純な誤り訂正の例としては、受信機においてそれぞれの3ビット毎の信号について多数決で出力を決定する方式である。 これは、FECとしてはあまりにも貧弱だが、基本原理はこの通りである。実際典型的な FEC 符号では、現在受信中のビット列グループ（一般に 2ビットから8ビット）を復号するのに、その直前の数百ビットの内容を利用する。 抄文引用元・出典: フリー百科事典『 ウィキペディア（Wikipedia）』 ■ウィキペディアで「前方誤り訂正（ぜんぽうあやまりていせい、）は、データ転送における誤り制御システムの一種。メッセージ送信者がメッセージに冗長性を付与することで、追加情報を送信者に要求することなく、受信者が誤りを（ある時間以内に）検出し訂正することを可能にする。一方向誤り訂正とも。前方誤り訂正の利点は、データの再送を防ぐことで高スループットを平均的に達成する点である。このため、再送がコスト高になる場合や不可能な場合に適用される。FEC機器はアナログ信号の受信機に近い位置に設置され、受信側のデジタル信号処理の最初の段階で行われる。つまり、FEC回路はアナログ-デジタル変換回路の一部として組み込まれていることが多い。FEC符号器の多くはビットエラーレート信号も生成でき、アナログ受信電子回路のチューニングのためのフィードバックとして使われる。ビタビアルゴリズムなどのFECアルゴリズムの多くは、入力として（擬似）アナログデータをとり、出力としてデジタルデータを生成する。訂正可能な誤りの程度は、符号の設計段階で決定される。そのため、個々の前方誤り訂正符号にはそれぞれに適した利用条件がある。== 動作原理 ==FEC は、転送すべき情報に予め設定されたアルゴリズムに従って冗長性を付与することでなされる。それぞれの冗長ビットは常に、多数の本来の情報ビット群を引数とする複雑な関数となっている。本来の情報が符号化された出力にそのまま含まれるかどうかは方式による。変更されていない入力が出力符号に含まれる場合を系統的(systematic)、そうでない場合を 非系統的(nonsystematic) と称する。非常に単純な例として、3ビットぶんの信号で1ビットのデータを転送する方式がある。3ビットがほぼゼロであれば、転送ビットはゼロの可能性が高く、3ビットが全て 1 なら、転送ビットは 1 の可能性が高い。最も単純な誤り訂正の例としては、受信機においてそれぞれの3ビット毎の信号について多数決で出力を決定する方式である。これは、FECとしてはあまりにも貧弱だが、基本原理はこの通りである。実際典型的な FEC 符号では、現在受信中のビット列グループ（一般に 2ビットから8ビット）を復号するのに、その直前の数百ビットの内容を利用する。」の詳細全文を読む スポンサード リンク
|