|
===================================== 〔語彙分解〕的な部分一致の検索結果は以下の通りです。 ・ ー ： [ちょうおん] (n) long vowel mark (usually only used in katakana) ・ ロック ： [ろっく] 1. (n,vs) (1) lock 2. (2) rock 3. (P), (n,vs) (1) lock/(2) rock
位相同期回路（いそうどうきかいろ）、PLL（）とは、入力される周期的な信号を元にフィードバック制御を加えて、別の発振器から位相が同期した信号を出力する電子回路である。 フィードバックで加える信号を操作することで、多様な信号を安定した状態で作り出すことができるため、電子回路中でさまざまな用途に使用されている。用途によって広範囲、高精度のPLLが開発されており、標準集積回路としても生産されている。 == 基本動作 == PLLは、基準周波数となる入力信号と、電圧に応じて周波数が変化するVCO（電圧制御発振器）出力のフィードバック信号との位相差をそのVCOに入力することにより、入力信号と出力信号の位相を同期させる。 ; PLL周波数シンセサイザ : VCOの出力信号を分周したものを用いることにより入力信号の周波数を任意の整数倍〔デジタル制御が普及する以前の位相同期回路ではアナログ演算によって周波数を2 - 4倍程度高める操作が行なわれていた。また周波数逓倍にはC級増幅を利用して3・5・7倍のような奇数次高調波を得るなどしていた。〕に高めた信号を作ることができる。これを（周波数）逓倍という。これの分周数を可変にしたものは「PLL周波数シンセサイザ」と呼ばれる。 ; FM復調器・局部発振の調整 : 分周器は持たず位相と周波数が同じ出力を得る。 抄文引用元・出典: フリー百科事典『 ウィキペディア（Wikipedia）』 ■ウィキペディアで「位相同期回路」の詳細全文を読む 英語版ウィキペディアに対照対訳語「 Phase-locked loop 」があります。 スポンサード リンク
|